TinyTinyTPU: 2×2 시스톨릭 어레이 TPU 스타일 행렬 곱셈 유닛 FPGA 구현
초소형 2×2 시스톨릭 어레이로 TPU 구조를 FPGA에 구현한 TinyTinyTPU! MLP 추론, UART 인터페이스, 오픈소스 툴(Yosys/nextpnr) 지원까지. 작은 크기로도 딥러닝 하드웨어의 핵심을 직접 체험해볼 수 있어요. FPGA와 AI에 관심 있다면 주목!